画像処理開発・製品はアポロ精工 ソフトウェア開発・SoFPGA開発

各社とも現在発売されている第一世代では、CPUコア部のデータや制御線を自由にFPGA部に接続したりできるわけではなく、制定されたバスか、共有メモリを通してCPU部とFPGA部を接続する方法だけが提供されています。

共通メモリのデータを、CPUがスムースにアクセスするためには、CPU側のメモリにFPGAからDMAすることが画像処理では多いのですが、ここに落とし穴があります。
CPU側のメモリは、データの共用化専用ではなく、プログラムメモリとしても使用されるのです。
CPUとFPGA部をそれぞれ単独で動作させたベンチマークでは、問題無いが両者を連結させたときに、CPUの動作速度が落ちてしまう。という問題はよく見かけます。

これらのケースに対応するには、FPGA側も、CPUのファーム側も両方のエンジニアが一体となって開発に取り組んでいないと難しいと考えます。